• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    根據一個實施方式，提供了一種基於FINFET的一次可編程器件和相關方法。該一次OTP可編程器件包括與傳感FinFET平行的儲存FinFET。儲存FinFET和傳感FinFET共用公共源極區、公共汲極區和公共溝道區。儲存FinFET通過具有斷裂的閘極電介質而被編程，導致傳感FinFET具有改變的閾值電壓和改變的汲極電流。一種用於使用這樣的OTP器件的方法，包括施加編程電壓用於使儲存FinFET的閘極電介質斷裂，從而獲得儲存FinFET的已編程狀態，以及通過傳感FinFET檢測由該儲存FinFET的已編程狀態而導致的改變的閾值電壓和改變的汲極電流。
    公开号:TW201320251A
    申请号:TW101129535
    申请日:2012-08-15
    公开日:2013-05-16
    发明作者:Wei Xia；xian-dong Chen
    申请人:Broadcom Corp；
    IPC主号:H01L29-00
    专利说明:
    一次OTP可編程器件及用於利用雙FinFET一次可編程器件的方法
    本發明總體上涉及半導體領域。更具體地，本發明涉及一次可編程半導體器件領域。
    一次可編程(OTP)半導體器件被廣泛使用，例如，以允許積體電路(IC)中的製造後設計變化。例如，在器件製造後，但在商業流通之前，可對嵌於半導體晶片中的一組OTP器件進行編程，以為該晶片提供永久序號編碼。作為替代，在某些應用中可對單個OTP器件進行編程，從而在器件製造後，甚至在IC流通至客戶後能永久地啟用或禁用一部分IC。雖然由OTP器件啟用的功能是期望的，但傳統實施的缺點在於增加了成本，這是由於傳統電晶體製造步驟之外的附加處理步驟的成本，並且由於提供隔開的傳感電晶體(例如，用於檢測OTP器件的編程狀態)而需要的電路面積。
    作為具體實例，實施OTP器件的一種傳統的方法是利用分離溝道構造，其中OTP器件包括橫向延伸的閘極結構，閘極結構具有兩個不同的閘極電介質厚度。閘極電介質的較薄部分提供OTP器件的編程元件。閘極電介質的該較薄部分可被製成被破壞性地毀掉並且形成從延伸的閘極至下部溝道的導電路徑，從而將傳統的OTP器件置於“被編程”狀態。然而該方法要求電路面積專用於編程元件、通過使用編程元件進行編程的電晶體、以及用於檢測OTP器件的編程狀態的分離的感測器件。此外，該方法與出現的電晶體架構基本不相容，諸如設想用於22 mm技術節點及以外的鰭式場效電晶體(FinFET)架構。
    因此，需要提供一種也能與FinFET製造工藝相容的緊湊且可靠的OTP器件來克服現有技術中的缺點和不足。
    一種基於FinFET的一次可編程(OTP)器件和相關的方法，大致在至少一幅附圖中示出和/或說明，並且在權利要求中更詳盡地闡述。
    (1)一種一次可編程(OTP)器件，包括：儲存FinFET，與傳感FinFET平行，其中所述儲存FinFET和所述傳感FinFET共用公共源極區、公共汲極區和公共溝道區；所述儲存FinFET通過具有斷裂的閘極電介質而被編程；從而所述傳感FinFET由於所述儲存FinFET被編程而具有改變的閾值電壓和改變的汲極電流。
    (2)根據(1)所述的一次可編程器件，其中所述一次可編程器件被實現為四端子器件。
    (3)根據(1)所述的一次可編程器件，其中所述儲存FinFET和所述傳感FinFET被實現為單片集成的矽FinFET。
    (4)根據(1)所述的一次可編程器件，其中所述儲存FinFET的閘極和所述傳感FinFET的另一閘極在所述一次可編程器件的半導體鰭的相反側上耦合至所述公共溝道區，所述半導體鰭包括所述公共源極區、所述公共汲極區和所述公共溝道區。
    (5)根據(1)所述的一次可編程器件，其中所述一次可編程器件是使用22 nm以下技術節點的FinFET製造工藝製造的。
    (6)根據(1)所述的一次可編程器件，其中所述儲存FinFET的閘極通過所述斷裂的閘極電介質而歐姆耦合至所述公共溝道區。
    (7)根據(1)所述的一次可編程器件，其中所述斷裂的閘極電介質包括氧化矽。
    (8)根據(1)所述的一次可編程器件，其中所述斷裂的閘極電介質包括高κ電介質。
    (9)根據(1)所述的一次可編程器件，其中所述儲存FinFET的閘極包括多晶矽。
    (10)根據(1)所述的一次可編程器件，其中所述儲存FinFET的閘極包括閘極金屬。
    (11)一種用於利用雙FinFET一次可編程(OTP)器件的方法，所述雙FinFET一次可編程器件包括與傳感FinFET平行的儲存FinFET，其中所述儲存FinFET和所述傳感FinFET共用公共源極區、公共汲極區和公共溝道區，所述方法包括：施加編程電壓，用於使所述儲存FinFET的閘極電介質斷裂，從而獲得所述儲存FinFET的已編程狀態；由所述傳感FinFET檢測由於所述儲存FinFET的所述已編程狀態而導致的改變的閾值電壓和改變的汲極電流。
    (12)根據(11)所述的方法，其中所述雙FinFET一次可編程器件被實現為四端子器件。
    (13)根據(11)所述的方法，其中所述儲存FinFET和所述傳感FinFET被實現為單片集成的矽FinFET。
    (14)根據(11)所述的方法，其中所述儲存FinFET的閘極和所述傳感FinFET的另一閘極在所述雙FinFET一次可編程器件的半導體鰭的相反側上耦合至所述公共溝道區，所述半導體鰭包括所述公共源極區、所述公共汲極區和所述公共溝道區。
    (15)根據(11)所述的方法，其中所述雙FinFET一次可編程器件的製造是使用22 nm以下的技術節點的FinFET製造工藝來執行的。
    (16)根據(11)所述的方法，其中獲得所述儲存FinFET的所述已編程狀態導致在所述閘極電介質的所述斷裂之後，所述儲存FinFET的閘極歐姆耦合至所述公共溝道區。
    (17)根據(11)所述的方法，其中所述閘極電介質包括氧化矽。
    (18)根據(11)所述的方法，其中所述閘極電介質包括高κ電介質。
    (19)根據(11)所述的方法，其中所述儲存FinFET的閘極包括多晶矽。
    (20)根據(11)所述的方法，其中所述儲存FinFET的閘極包括閘極金屬。
    本發明提供了一種基於鰭式場效電晶體(FinFET)的一次可編程(OTP)器件和相關方法。以下說明包含與本發明實施有關的詳細資訊。本領域的技術人員應當理解，本發明可以按與本申請中具體討論的不同的方式實施。此外，為了不使本發明晦澀難懂，未討論本發明的某些具體細節。
    本申請中的附圖和附隨的詳細說明僅用於本發明的示意性實施方式。為保持簡潔，本發明的其他實施方式未在本申請中具體說明並且也未由附圖詳細地示出。應當理解，除非另有說明，圖中相同的或對應的元件可由相同的或對應的參考數字表示。此外，本申請中的附圖和示例一般未按比例繪製，並且不旨在對應於實際的相關尺寸。
    圖1示出根據本發明的一個實施方式的基於FinFET的OTP器件100，其能克服傳統技術中存在的缺點和不足。如圖1示出，基於FinFET的OTP器件100包括半導體鰭110，其包含源極區112、汲極區114、和溝道區116。基於FinFET的OTP器件100還包括閘極118a和118b，通過各自閘極電介質119a和119b電容地耦合於溝道區116。如可從圖1的實例可知，基於FinFET的OTP器件100體現為兩個單片集成的FinFET器件，例如，使用閘極118a控制的第一器件和使用閘極118b控制的第二器件，它們共用源極區112作為公共源極區，共用汲極區114作為公共汲極區，以及共用溝道區116作為公共溝道區。
    基於FinFET的OTP器件100可實現為IV族半導體器件，如在22 nm以下技術節點使用FinFET製造工藝製造的諸如矽或鍺器件。例如，根據一個實施方式，半導體鰭110在也可包含矽的基底(圖1中未示出基底)表面上形成為矽鰭，如外延矽鰭。在該實施方式中，可使用本技術領域中已知的掩模和蝕刻工藝步驟形成半導體鰭110。半導體鰭110可適當地摻雜形成源極區112和汲極區114。雖然圖1未具體地描繪摻雜狀態，但應當理解，可適當地構成基於FinFET的OTP器件100並摻雜以提供使用閘極118a和118b控制的N型或P型器件(分別為NFET或PFET)。
    閘極118a和118b例如可包括摻雜的多晶矽閘極，並且均可通過各自閘極電介質119a和119b在基於FinFET的OTP器件100的編程之前電容地耦合至溝道區116，如圖1示出。閘極電介質119a和119b可包括矽，並且例如可以二氧化矽(SiO2)或氮化矽(Si3N4)閘極電介質實現。作為替代，閘極電介質119a和119b可包括高κ電介質，如二氧化鉿(HfO2)、二氧化鋯(ZrO2)等，而閘極118a和118b可包括閘極金屬。例如，在基於FinFET的OTP器件100是使用N型FinFET實現的實施方式中，閘極118a和118b例如可從任何適用於NFET器件的閘極金屬中選擇，諸如鉭(Ta)、氮化鉭(TaN)、或氮化鈦(TiN)。此外，在基於FinFET的OTP器件100是使用P型FinFET實現的實施方式中，閘極118a和118b例如可從任何適用於PFET器件的閘極金屬中選擇，諸如鉬(Mo)、釕(Ru)、或氮碳化鉭(TaCN)。
    參考圖2A，圖2A示出概念性電路200A，對應於圖1中在編程之前的基於FinFET的OTP器件100，例如，根據本發明的一個實施方式如圖1示出的處於未編程狀態的基於FinFET的OTP器件100。如圖2A示出，概念性電路200A包括源極節點212、汲極節點214、溝道區216、和閘極218a和218b，分別對應於圖1中的基於FinFET的OTP器件100的共用的公共源極區112、公共汲極區114、公共溝道區116、閘極118a和118b。如可從圖1和圖2A明顯看出，在編程之前，基於FinFET的OTP器件100關於受閘極118a和118b控制的FinFET器件對稱。換句話說，在基於FinFET的OTP器件100的編程之前，受閘極118a或118b控制的FinFET可被實現為已編程的儲存單元，而另一FinFET可用於檢測儲存單元的編程狀態。
    將使用圖2B、圖2C、圖3、圖4的組合進一步說明基於FinFET的OTP器件100的使用。圖2B示出概念性電路代表，對應於基於FinFET的OTP器件100的編程狀態實例，而圖2C示出概念性電路代表，對應於根據本發明的一個實施方式的編程後的基於FinFET的OTP器件100。此外，圖4示出編程的基於FinFET的OTP器件400，對應於根據本發明的一個實施方式的圖2C的概念性電路代表。
    圖3示出說明使用雙FinFET OTP器件，諸如圖1中的根據本發明的一個實施方式的基於FinFET的OTP器件100的方法的流程圖。流程圖300中已省去對於本領域技術人員顯而易見的某些細節和特徵。例如，一個步驟可由一個或多個子步驟或可包含如本領域中已知的專業設備或材料。雖然流程圖300中示出的步驟310至330足以說明本發明的一個實施方式，但本發明的其他實施方式可使用與流程圖300示出的步驟不同的步驟，或可包括更多或更少的步驟。
    參考圖3中的步驟310和圖1中的基於FinFET的OTP器件100，流程圖300的步驟310包括：提供基於FinFET的器件100，其包括儲存FinFET以及傳感FinFET，它們單片集成以共用公共源極區112、公共汲極區114、和公共溝道區116。如以上說明，由於編程之前基於FinFET的OTP器件100的對稱性，使用閘極118a或118b控制的FinFET可被指定用作儲存FinFET，而另一個FinFET可用作傳感FinFET，用於檢測基於FinFET的OTP器件100的編程狀態。根據圖1和圖2A示出的實施方式，基於FinFET的OTP器件100是雙FinFET OTP結構，以四端子器件實現，例如端子對應於共源極節點212、共汲極節點214、以及每個閘極218a和218b。
    移動至圖3的步驟320並分別參考圖2B和圖2C中的概念性電路代表200B和200C、以及圖4中的基於FinFET的OTP器件400，流程圖300的步驟320包括：施加編程電壓至被指定為儲存FinFET的FinFET的閘極以破壞其閘極電介質，從而獲得儲存FinFET的已編程狀態。雖然如以上說明，使用閘極218a或218b控制的FinFET均可被指定用作儲存FinFET，但在圖2B中示出的本發明的實施方式中，使用閘極218a控制的FinFET已被選作被編程為儲存FinFET。如圖2B示出，步驟320中，施加編程電壓至閘極218a可通過施加相對較高的電壓，諸如大致為5V的編程電壓，例如至閘極218a，並且同時接地共源極節點212、共汲極節點214、以及被指定為感測器件的FinFET的閘極218b。
    執行流程圖300的步驟320的結果在圖2C和圖4中示出。參考圖2C，圖2B中示出的編程步驟導致產生功能性非對稱的基於FinFET的OTP結構，其包括與受閘極232控制的傳感FinFET 230單片集成的儲存FinFET 220，儲存FinFET 220包括閘極222，閘極222具有斷裂的閘極電介質(圖2C中表示為斷裂226)，閘極232具有基本完整的閘極電介質。現參考圖4，圖4示出已編程的基於FinFET的OTP器件400，對應於根據本發明的一個實施方式的概念性電路代表200C。從圖1和圖4的對比可清楚地看出，基於FinFET的OTP器件400可以看作是關於圖1示出的基於FinFET的OTP器件100的執行流程圖300的步驟320的結果。
    基於FinFET的OTP器件400包括半導體鰭410，其包括共用的公共源極區412、公共汲極區414和公共溝道區416。包括共用的公共源極區412、公共汲極區414和公共溝道區416的半導體鰭410對應於圖1中包括共用的公共源極區112、公共汲極區114、和公共溝道區116的半導體鰭110。圖4中基於FinFET的OTP器件400還包括閘極418和閘極電介質419，對應於圖1中的閘極118b和閘極電介質119b。
    如圖4中示出，使用閘極418控制的在半導體鰭410的一側電容地耦合於公共溝道區416的FinFET現被確定為基於FinFET的OTP器件400的傳感FinFET 430。如圖4進一步示出，已編程的儲存FinFET 420在與耦合至閘極418的半導體鰭410的側相反的半導體鰭410的另一側耦合至公共溝道區416。換句話說，基於FinFET的OTP器件400包括與傳感FinFET 430平行的儲存FinFET 420，其中，儲存FinFET 420和傳感FinFET 430共用公共源極區412、公共汲極區414和公共溝道區416。
    由於基於FinFET的OTP器件400的編程，儲存FinFET 420的閘極422通過斷裂的閘極電介質424中的斷裂426歐姆地耦合至公共溝道區416。此外，閘極418和422形成在半導體鰭410的相反側使閘極電介質419與斷裂的閘極電介質424和公共溝道區416的介面相對隔開，從而閘極電介質419將基本不會受使在斷裂的閘極電介質424中形成斷裂426的編程電壓的施加的影響。
    如以上說明，在一個實施方式中，閘極電介質419和斷裂的閘極電介質424可包括包含矽的電介質，諸如SiO2或Si3N4，而傳感FinFET閘極418和儲存FinFET閘極422可例如包括摻雜的多晶矽。作為替換，在其他實施方式中，閘極電介質419和斷裂的閘極電介質424中的一個或兩個可包括諸如HfO2、ZrO2等的高κ電介質。此外，根據基於FinFET的OTP器件400是實現為NFET還是PFET器件，當斷裂的閘極電介質424包括高κ電介質時，儲存FinFET閘極422例如可包括諸如Ta、TaN、TiN、Mo、Ru或TaCN的閘極金屬。
    進行至圖3的步驟330，且繼續參考圖4中的基於FinFET的OTP器件400，流程圖300的步驟330包括：使用傳感FinFET 430檢測儲存FinFET 420的編程狀態。當如步驟320中的描述被編程時，儲存FinFET 420的閘極422通過斷裂的閘極電介質424與公共溝道區416的歐姆耦合將導致當與未編程狀態下的可比FinFET結構(如使用圖1中的基於FinFET的OTP器件100的閘極118a和118b控制的任一FinFET)對比時，傳感FinFET 430具有改變的閾值電壓和汲極電流。因此，傳感FinFET 430的改變的閾值電壓和/或改變的汲極電流可被用作識別基於FinFET的OTP器件400的編程狀態的檢測標準。換句話說，本發明的實施方式通過使用傳感FinFET 430檢測儲存FinFET 420(傳感FinFET 430與其單片集成)的編程狀態，能有利地通過基於FinFET的OTP器件400進行自檢測。
    從而，通過單片集成共用公共源極區、公共汲極區和公共溝道區的記憶體件和感測器件，本申請公開了一種高度緊湊的OTP器件設計。此外，通過使被用作OTP器件的編程元件的記憶體件的閘極電介質的位置與單片集成的感測器件的控制閘極相反，本申請公開了一種牢固可靠的OTP器件，被配置為避免在編程期間對感測器件造成損害。此外，通過使用FinFET結構實現OTP器件，本申請公開一種OTP器件，其不僅能與22 nm技術節點的FinFET製造工藝相容，而且可在除了普通22 nm的FinFET電晶體所需製造步驟之外基本不增加附加處理步驟的情況下被有利地製造。此外，文中公開的基於FinFET的OTP器件的實施方式可被設想隨著22 nm技術節點以下的製造工藝的發展而有利地擴展。
    從本發明的以上說明，顯然在不違背本發明的範圍情況下可使用各種技術執行本發明概念。此外，雖然已參考某些具體實施方式對本發明進行了說明，但本領域技術人員應當理解，在不違背本發明的精神和範圍的情況下，可對其形式和細節進行修改。因此，說明的實施方式應理解為用於說明而不是限制。應當理解，在不背離本發明的範圍情況下，本發明不限於此處的具體實施方式，而是可以各種重新佈置形式、修改形式、和替換形式。
    100‧‧‧基於FinFET的OTP器件
    110‧‧‧半導體鰭
    112‧‧‧源極區
    114‧‧‧汲極區
    116‧‧‧溝道區
    118a‧‧‧閘極
    118b‧‧‧閘極
    119a‧‧‧閘極電介質
    119b‧‧‧閘極電介質
    200A‧‧‧概念性電路
    200B‧‧‧概念性電路代表
    200C‧‧‧概念性電路代表
    212‧‧‧源極節點
    214‧‧‧汲極節點
    216‧‧‧溝道區
    218a‧‧‧閘極
    218b‧‧‧閘極
    220‧‧‧儲存FinFET
    222‧‧‧閘極
    226‧‧‧斷裂
    230‧‧‧傳感FinFET
    232‧‧‧閘極
    400‧‧‧OTP器件
    410‧‧‧半導體鰭
    412‧‧‧公共源極區
    414‧‧‧公共汲極區
    416‧‧‧公共溝道區
    418‧‧‧閘極
    419‧‧‧閘極電介質
    420‧‧‧儲存FinFET
    422‧‧‧閘極
    424‧‧‧閘極電介質
    426‧‧‧斷裂
    430‧‧‧傳感FinFET
    圖1示出在編程之前根據本發明的一個實施方式的基於FinFET的一次可編程(OTP)器件。
    圖2A示出根據本發明的一個實施方式的圖1的示意性基於FinFET的OTP器件的概念性電路代表。
    圖2B示出概念性電路代表，對應於根據本發明的一個實施方式的圖1的基於FinFET的OTP器件的編程狀態。
    圖2C示出概念性電路代表，對應於根據本發明的一個實施方式的已編程的基於FinFET的OTP器件。
    圖3是示出使用根據本發明的一個實施方式的基於FinFET的OTP器件的方法的流程圖。
    圖4示出已編程的基於FinFET的OTP器件，對應於根據本發明的一個實施方式的圖2C的概念性電路代表。
    100‧‧‧基於FinFET的OTP器件
    110‧‧‧半導體鰭
    112‧‧‧源極區
    114‧‧‧汲極區
    116‧‧‧溝道區
    118a‧‧‧閘極
    118b‧‧‧閘極
    119a‧‧‧閘極電介質
    119b‧‧‧閘極電介質
    权利要求:
    Claims (10)
    [1] 一種一次可編程(OTP)器件，包括：儲存FinFET，與傳感FinFET平行，其中所述儲存FinFET和所述傳感FinFET共用公共源極區、公共汲極區和公共溝道區；所述儲存FinFET通過具有斷裂的閘極電介質而被編程；從而所述傳感FinFET由於所述儲存FinFET被編程而具有改變的閾值電壓和改變的汲極電流。
    [2] 如申請專利範圍第1項所述之一次可編程器件，其中所述儲存FinFET的閘極和所述傳感FinFET的另一閘極在所述一次可編程器件的半導體鰭的相反側上耦合至所述公共溝道區，所述半導體鰭包括所述公共源極區、所述公共汲極區和所述公共溝道區。
    [3] 如申請專利範圍第1項所述之一次可編程器件，其中所述儲存FinFET的閘極通過所述斷裂的閘極電介質而歐姆耦合至所述公共溝道區。
    [4] 如申請專利範圍第1項所述之一次可編程器件，其中所述斷裂的閘極電介質包括氧化矽或高κ電介質。
    [5] 如申請專利範圍第1項所述之一次可編程器件，其中所述儲存FinFET的閘極包括多晶矽或閘極金屬。
    [6] 一種用於利用雙FinFET一次可編程(OTP)器件的方法，所述雙FinFET一次可編程器件包括與傳感FinFET平行的儲存FinFET，其中所述儲存FinFET和所述傳感FinFET共用公共源極區、公共汲極區和公共溝道區，所述方法包括：施加編程電壓，用於使所述儲存FinFET的閘極電介質斷裂，從而獲得所述儲存FinFET的已編程狀態；由所述傳感FinFET檢測由於所述儲存FinFET的所述已編程狀態而導致的改變的閾值電壓和改變的汲極電流。
    [7] 如申請專利範圍第6項所述之方法，其中所述儲存FinFET的閘極和所述傳感FinFET的另一閘極在所述雙FinFET一次可編程器件的半導體鰭的相反側上耦合至所述公共溝道區，所述半導體鰭包括所述公共源極區、所述公共汲極區和所述公共溝道區。
    [8] 如申請專利範圍第6項所述之方法，其中獲得所述儲存FinFET的所述已編程狀態導致在所述閘極電介質的所述斷裂之後，所述儲存FinFET的閘極歐姆耦合至所述公共溝道區。
    [9] 如申請專利範圍第6項所述之方法，其中所述閘極電介質包括氧化矽或高κ電介質。
    [10] 如申請專利範圍第6項所述之方法，其中所述儲存FinFET的閘極包括多晶矽或閘極金屬。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI474443B|2015-02-21|一次otp可編程器件及用於利用雙finfet一次可編程器件的方法
    US7102951B2|2006-09-05|OTP antifuse cell and cell array
    US6911360B2|2005-06-28|Fuse and method for forming
    TWI493555B|2015-07-21|電子系統、反熔絲記憶體元件及其提供方法
    US7167397B2|2007-01-23|Apparatus and method for programming a memory array
    JP6000560B2|2016-09-28|半導体メモリ装置
    TWI642166B|2018-11-21|半導體裝置及其製造方法
    US8363445B2|2013-01-29|One-time programmable memory cell
    TWI518849B|2016-01-21|包含具有反熔絲組件之非揮發性記憶體結構之電子器件及其形成方法
    US20080316807A1|2008-12-25|Semiconductor memory device having metal-insulator transition film resistor
    KR20150087289A|2015-07-29|집적 회로 디바이스 및 그 제조 방법
    US9589971B1|2017-03-07|Anti-fuse one-time programmable memory cell and anti-fuse one-time programmable memory array
    TW202029191A|2020-08-01|記憶體裝置及讀取記憶體裝置的方法
    JP2013239597A|2013-11-28|半導体集積回路
    US20150200251A1|2015-07-16|Mos transistor operated as otp cell with gate dielectric operating as an e-fuse element
    TW201719820A|2017-06-01|記憶體單元
    TWI644416B|2018-12-11|反熔絲單次可程式記憶胞及反熔絲單次可程式記憶體陣列
    US9761302B1|2017-09-12|Static random access memory cell and manufacturing method thereof
    TW202109836A|2021-03-01|記憶元件、積體晶片及其形成方法
    US20110278657A1|2011-11-17|Apparatus, system, and method for capacitance change non-volatile memory device
    US8932912B2|2015-01-13|One-time programmable device
    US10903217B2|2021-01-26|Anti-fuse memory cell and a method for forming the anti-fuse memory cell
    TWI668803B|2019-08-11|具有閘流體的記憶體電路
    TWI670719B|2019-09-01|抗熔絲記憶體及半導體記憶裝置
    JP2002158296A|2002-05-31|読み出し専用不揮発性メモリ
    同族专利:
    公开号 | 公开日
    TWI474443B|2015-02-21|
    US8570811B2|2013-10-29|
    CN102956642A|2013-03-06|
    CN102956642B|2015-12-09|
    US8923070B2|2014-12-30|
    HK1178316A1|2013-09-06|
    CN202996838U|2013-06-12|
    US20140050007A1|2014-02-20|
    US20130051112A1|2013-02-28|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    DE10220923B4|2002-05-10|2006-10-26|Infineon Technologies Ag|Verfahren zur Herstellung eines nicht-flüchtigen Flash-Halbleiterspeichers|
    TWI289931B|2004-11-22|2007-11-11|Applied Intellectual Propertie|Fringing field induced localized charge trapping memory|
    US7352631B2|2005-02-18|2008-04-01|Freescale Semiconductor, Inc.|Methods for programming a floating body nonvolatile memory|
    US8957482B2|2009-03-31|2015-02-17|Taiwan Semiconductor Manufacturing Company, Ltd.|Electrical fuse and related applications|
    US8305790B2|2009-03-16|2012-11-06|Taiwan Semiconductor Manufacturing Company, Ltd.|Electrical anti-fuse and related applications|
    US8570811B2|2011-08-26|2013-10-29|Broadcom Corporation|FinFET based one-time programmable device and related method|US8848423B2|2011-02-14|2014-09-30|Shine C. Chung|Circuit and system of using FinFET for building programmable resistive devices|
    US10229746B2|2010-08-20|2019-03-12|Attopsemi Technology Co., Ltd|OTP memory with high data security|
    US10249379B2|2010-08-20|2019-04-02|Attopsemi Technology Co., Ltd|One-time programmable devices having program selector for electrical fuses with extended area|
    US10923204B2|2010-08-20|2021-02-16|Attopsemi Technology Co., Ltd|Fully testible OTP memory|
    US10916317B2|2010-08-20|2021-02-09|Attopsemi Technology Co., Ltd|Programmable resistance memory on thin film transistor technology|
    US9711237B2|2010-08-20|2017-07-18|Attopsemi Technology Co., Ltd.|Method and structure for reliable electrical fuse programming|
    US10586832B2|2011-02-14|2020-03-10|Attopsemi Technology Co., Ltd|One-time programmable devices using gate-all-around structures|
    US9070437B2|2010-08-20|2015-06-30|Shine C. Chung|Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink|
    US10192615B2|2011-02-14|2019-01-29|Attopsemi Technology Co., Ltd|One-time programmable devices having a semiconductor fin structure with a divided active region|
    US9460807B2|2010-08-20|2016-10-04|Shine C. Chung|One-time programmable memory devices using FinFET technology|
    US8570811B2|2011-08-26|2013-10-29|Broadcom Corporation|FinFET based one-time programmable device and related method|
    FR2993389B1|2012-07-10|2015-02-27|Soitec Silicon On Insulator|Antifusible|
    US9818478B2|2012-12-07|2017-11-14|Attopsemi Technology Co., Ltd|Programmable resistive device and memory using diode as selector|
    US9111801B2|2013-04-04|2015-08-18|Stmicroelectronics, Inc.|Integrated circuit devices and fabrication techniques|
    KR20140142887A|2013-06-05|2014-12-15|에스케이하이닉스 주식회사|3차원 반도체 장치 및 그 제조방법|
    CN104637814B|2013-11-11|2017-10-20|中芯国际集成电路制造有限公司|一种鳍式场效应晶体管及其制备方法|
    US20150194433A1|2014-01-08|2015-07-09|Broadcom Corporation|Gate substantial contact based one-time programmable device|
    CN104409357B|2014-11-28|2017-03-29|上海华力微电子有限公司|形成鳍式场效应晶体管的方法|
    US9824768B2|2015-03-22|2017-11-21|Attopsemi Technology Co., Ltd|Integrated OTP memory for providing MTP memory|
    US11062786B2|2017-04-14|2021-07-13|Attopsemi Technology Co., Ltd|One-time programmable memories with low power read operation and novel sensing scheme|
    US10726914B2|2017-04-14|2020-07-28|Attopsemi Technology Co. Ltd|Programmable resistive memories with low power read operation and novel sensing scheme|
    US10535413B2|2017-04-14|2020-01-14|Attopsemi Technology Co., Ltd|Low power read operation for programmable resistive memories|
    US10770160B2|2017-11-30|2020-09-08|Attopsemi Technology Co., Ltd|Programmable resistive memory formed by bit slices from a standard cell library|
    法律状态:
    2018-11-21| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    US13/219,414|US8570811B2|2011-08-26|2011-08-26|FinFET based one-time programmable device and related method|
    [返回顶部]